Les circuits intégrés classiques atteignent leurs limites et doivent évoluer pour satisfaire aux exigences du calcul de prochaine génération. Parmi les évolutions les plus prometteuses il y a les 3D FPGA (« three-dimensional Field Programmable Gate Arrays ») qui permettent des reconfigurations dynamiques de circuits, et ce, de manière massivement parallèle. Les applications logicielles tournant sur de telles architectures pourront efficacement reconfigurer le matériel sous-jacent selon leurs besoins, ce qui peut mener à des gains significatifs de temps d’exécution, d’énergie consommée et de surface de silicium occupée. Ce nouveau paradigme côté matériel ouvre de nouvelles opportunités de recherche car il n’y a pas de modèle d’exécution défini pour ces architectures, ni de langages et d’outils permettant de programmer des logiciels s’y exécutant de manière sûre. Par conséquent, nous abordons les thèmes suivants : la conception d’architectures reconfigurables massivement parallèles ; la définition de modèles d’exécution et de langages dédiés pour les programmer ; et le développement d’outils logiciels pour de tels langages : compilateurs, émulateurs et outils de vérification formelle, afin de permettre une programmation rigoureuse, efficace et sûre sur le nouveau matériel. Le domaine d’application visé sont les systèmes embarqués à calcul intensif.