

# TD AEV

## FICHE 1 Nexys3

### Fiche 1 Nexys3


#### Présentation de la carte Nexys 3

The Nexys3 is a complete, ready-to-use digital circuit development platform based on the Xilinx Spartan-6 LX16 FPGA. The Spartan-6 is optimized for high performance logic, and offers more than 50% higher capacity, higher performance, and more resources as compared to the Nexys2's Spartan-3 500E FPGA. Spartan-6 LX16 features include:

- 1      2,278 slices each containing four 6-input LUTs and eight flip-flops
- 2      576Kbits of fast block RAM
- 3      two clock tiles (four DCMs & two PLLs)
- 4      32 DSP slices
- 5      500MHz+ clock speeds

In addition to the Spartan-6 FPGA, the Nexys3 offers an improved collection of peripherals including 32Mbytes of Micron's latest Phase Change nonvolatile memory, a 10/100 Ethernet PHY, 16Mbytes of Cellular RAM, a USB-UART port, a USB host port for mice and keyboards, and an improved high-speed expansion connector. The large FPGA and broad set of peripherals make the Nexys3 board an ideal host for a wide range of digital systems, including embedded processor designs based on Xilinx's MicroBlaze.

Nexys3 is compatible with all Xilinx CAD tools, including ChipScope, EDK, and the free WebPack. The Nexys3 uses Digilent's newest Adept USB2 system that offers FPGA and ROM programming, automated board tests, virtual I/O, and simplified user-data transfer facilities.




#### Les entrées sorties de la Naxys 2

# TD AEV

The Nexys3 board includes eight slide switches, eight push buttons, eight individual LEDs, and a four digit seven-segment display. The pushbuttons and slide switches are connected to the FPGA via series resistors to prevent damage from inadvertent short circuits (a short circuit could occur if an FPGA pin assigned to a pushbutton or slide switch was inadvertently defined as an output). The pushbuttons are "momentary" switches that normally generate a low output when they are at rest, and a high output only when they are pressed. Slide switches generate constant high or low inputs depending on their position.

The eight individual high-efficiency LEDs are anode-connected to the FPGA via 390-ohm resistors, so they will turn on when a logic high voltage is applied to their respective I/O pin. Additional LEDs that are not user-accessible indicate power-on, FPGA programming status, and USB and Ethernet port status.




## Affichage 7-segments

The Nexys3 board contains a four-digit common anode seven-segment LED display. Each of the four digits is composed of seven segments arranged in the figure pattern, with an LED embedded in each segment. Segment LEDs can be individually illuminated, so any one of 128 patterns can be displayed on a digit by illuminating certain LED segments and leaving the others dark. Of these 128 possible patterns, the ten corresponding to the decimal digits are the most useful.

The anodes of the seven LEDs forming each digit are tied together into one "common anode" circuit node, but the LED cathodes remain separate. The common anode signals are available as four "digit enable" input signals to the 4-digit display. The cathodes of similar segments on all four displays are connected into seven circuit nodes labeled CA through CG (so, for example, the four "D" cathodes from the four digits are grouped together into a single circuit node called "CD"). These seven cathode signals are available as inputs to the 4-digit display. This signal connection scheme creates a multiplexed display, where the cathode signals are common to all digits but they can only illuminate the segments of the digit whose corresponding anode signal is asserted.

# TD AEV




## Fichier UCF

Un fichier UCF sert (entre autres) à définir le mapping entre les ports logiques et les ports physiques de la carte (ports du circuit conçu et ports de la nexys 3), pour permettre la gestion des entrées/ sorties. Il s'agit d'un fichier indispensable pour l'implémentation de tout système ayant besoin d'être alimenté par des données et/ ou fournissant des résultats visibles en sortie.

### Exemple

Soit le circuit de la figure ci-dessous. Il s'agit d'un circuit prenant entrée 4 bits (A, B, C, D) pour calculer une sortie binaire E.



Pour fournir à un circuit implémenté sur une Nexys3 un nombre binaire, il suffit d'utiliser l'un des switches disponibles. Pour un bit de sortie, une LED (allumée pour 1 et éteinte pour 0) peut être utilisée. Ainsi, le fichier ci-dessous correspond au fichier UCF de l'exemple.

**NET A LOC = T10;** // switch tout à gauche sur la NEXYS 3

**NET B LOC = T9;** // switch suivant

**NET C LOC = V9;** // troisième switch

**NET D LOC = M8;** // quatrième switch

**NET E LOC = U16;** // LED au fond à gauche

## Exercice 1

Soit le circuit qui réalise une addition 4 bits non signé. On dispose d'un additionneur 4 bits produisant un mot de 4 bits avec une retenue.

### Question 1

Proposez une expérimentation de cet additionneur sur la carte nexys 3. Identifier tous les ports devant être connectés aux ES de la Nexys3 (pour chaque port donner la direction, taille et nom), donnez la description en vhdl.

### Question 2

Donner le fichier UCF correspondant.

# TD AEV

## Exercice 2

Soit le fichier UCF suivant

```
Net LED<7> LOC=T11 ;  
Net LED<6> LOC=R11 ;  
Net LED<5> LOC=N11 ;  
Net LED<4> LOC=M11 ;  
Net LED<3> LOC=V15 ;  
Net LED<2> LOC=U15 ;  
Net LED<1> LOC=V16 ;  
Net LED<0> LOC=U16 ;
```

```
Net BTN<0> LOC=D9 ;  
Net BTN<1> LOC=C9 ;  
Net BTN<2> LOC=C4 ;  
Net BTN<3> LOC=A8 ;  
Net BTN<4> LOC=B8 ;
```

```
Net SW<0> LOC=T10 ;  
Net SW<1> LOC=T9 ;  
Net SW<2> LOC=V9 ;  
Net SW<3> LOC=M8 ;  
Net SW<4> LOC=N8 ;  
Net SW<5> LOC=U8 ;  
Net SW<6> LOC=V8 ;  
Net SW<7> LOC=T5 ;
```

```
Net SSEG_CA<0> LOC=T17 ;  
Net SSEG_CA<1> LOC=T18 ;  
Net SSEG_CA<2> LOC=U17 ;  
Net SSEG_CA<3> LOC=U18 ;  
Net SSEG_CA<4> LOC=M14 ;  
Net SSEG_CA<5> LOC=N14 ;  
Net SSEG_CA<6> LOC=L14 ;  
Net SSEG_CA<7> LOC=M13 ;
```

```
Net SSEG_AN<0> LOC=P17 ;  
Net SSEG_AN<1> LOC=P18 ;  
Net SSEG_AN<2> LOC=N15 ;  
Net SSEG_AN<3> LOC=N16 ;
```

### Question 1

Donner le schéma représentant la connexion entre le circuit conçu et les ports de la nexys3 (mettre en évidence les nom des ports, leur direction et leur tailles)

### Question 2

Est-il possible de

- connecter le même switch à deux entrées différentes dans le circuit (ex les 2 entrées d'une porte OU) ? Justifier
- connecter deux sorties du circuit à une même LED ? Justifier
- connecter deux LEDs à une même sortie du circuit ? Justifier
- connecter deux switches à une même entrée du circuit ? Justifier

### Question 3

Ce circuit prend en entrée un nombre binaire sur 8 bits (8 switches). On voudrait concevoir le même circuit mais travaillant sur 16 bit, puis un autre sur 32 bits.

- Comment faire pour alimenter ces circuits en données ? (sachant que la carte ne dispose que de 8 switches)

## Exercice 3- Manipulation des afficheurs 7 segments

# TD AEV

## Décodeur 7 segments simple

Pour permettre de prendre contact avec la plateforme de TP on va commencer par résoudre un problème simple : utiliser 4 interrupteurs en entrée et afficher en hexadécimal, la valeur correspondante sur un des quatre afficheurs sept segments.

Ce problème à résoudre correspond à une entité (entity) VHDL :


```
entity td1 is
  port (
    entrees : in std_logic_vector(3 downto 0); -- 4 inters en entree
    s7segs : out std_logic_vector(6 downto 0); -- 7 segments en sorties
    aff : out std_logic_vector(3 downto 0)); -- 4 selecteurs d'afficheur
end td1;
```

On peut remarquer que :

- ^ les quatre interrupteurs d'entrées sont regroupés dans une variable que l'on appelle entrees
- ^ les sept segments à afficher sont regroupés dans une variable nommée s7segs
- ^ la sélection des afficheurs est regroupée dans une variable nommée aff

La compréhension de ces choix nécessite une compréhension des afficheurs. Ils sont multiplexés à l'aide d'un signal par afficheur. L'affichage se fait ainsi avec 7 signaux (les segments à allumer) qui sont actifs à l'état bas.

La figure ci-dessous présente le travail à réaliser, il est ici connecté sur une carte nexys2.



### Question 1

Expliquer le fonctionnement du système, puis donner le fichier UCF correspondant pour une carte nexys 3.

### Décodeur 8 bits vers deux afficheurs

On utilisera que les deux afficheurs poids faibles.

### Question 2

On voudrait réaliser un ensemble permettant d'afficher le mot de 8 bits sur deux afficheurs hexadécimal.

- Schématiser le circuit afficheur 8 bits . Peut-on afficher les 8 bits à la fois avec ce circuit ? Sinon combien phases sont nécessaires ?
- Donner un schéma plus détaillé de ce circuit en utilisant des boutons, des multiplexeurs etc...
- Dans ce cas, qu'est ce qui changerait dans le fichier UCF par rapport à la question 1 ?

# TD AEV

## FICHE 2 VHDL

Commençons par le plus simple des modules ou presque : une porte combinatoire AND à trois entrées. En VHDL, les modules sont appelés "entités" (mot-clef *entity*). Voici une description possible d'une porte AND à 3 entrées.

```
entity AND_3 is
  port (
    e1 : in bit;
    e2 : in bit;
    e3 : in bit;
    s  : out bit
  );
end entity

architecture ARCH of AND_3 is
begin -- ARCH

    s <= e1 and e2 and e3;

end ARCH
```

### **Déclaration de l'entité**

On commence par déclarer ce qu'on va décrire, ici une "entité" (un module, un bloc, un composant) :

```
entity AND_3 is
```

Le mot-clef *entity* est suivi du nom (ici *AND\_3*), et de la liste des entrées-sorties du module .

Ces entrées-sorties sont appelées ports. L'ordre des entrées-sorties n'a pas d'importance. Contrairement au C et à Verilog, Il n'y a pas de distinction entre les majuscules et minuscules.

Puis viennent les déclarations du sens des ports :

- in pour les entrées du module
- out pour les sorties
- inout pour les ports bidirectionnels

il faut noter que chaque port est *typé*. Ici les ports sont de type bit, c'est dire qu'ils peuvent prendre 2 états binaires. Au passage, on doit aussi déclarer la taille des ports. Par défaut, ils sont sur 1 bit. Pour un bus d'entrée A sur 8 bits, on aurait ce style de déclaration :

```
A : in bit_vector(7 downto 0);
```

### **Description de l'architecture**

# TD AEV

En VHDL le comportement du composant est décrit dans une *Architecture* contenant la partie interne du module. L'architecture doit être nommée, ici "*arc*", ce qui permet de définir plusieurs architectures pour la même entité. Le code est défini entre les mots-clef begin et end

l'instruction `<=` est une instruction d'affectation qui se dit aussi "*reçoit*" permettant d'exprimer la causalité du calcul entre les entrées et la sortie combinatoire. Le mot-clef `=` existe aussi mais est utilisé comme opérateur de comparaison entre 2 variables.

Les expressions logiques utilisables sont propres à chaque type de variable. Pour le type prédéfini bit, les opérateurs utilisables sont les mêmes qu'en C :

- le ET est noté and
- le OU est noté or
- le XOR est noté xor
- le NON est noté not

Pour une porte NOR3, on aurait eu :  
`s <= not(e1 or e2 or e3);`

## Exercice 1

Voici un petit programme :

Remplissez les blancs avec le choix proposé.

```
entity exo1 is
port (clk : in bit;
a : _____ bit_vector ( _____ downto 0),
s : out bit_vector ( _____ downto 0);
end exo1 ;

architecture aexo1 of exo1 is
begin
with _____ select
s <= _____ when "01001",
      _____ when "10010",
      _____ when others ;
end aexo1;
```

Table de vérité devant correspondre au programme a gauche	
a	s
01001	101
10010	011
10011	001
10100	001
10101	001
10110	001

## Exercice 2

Soit la description VHDL suivante :

# TD AEV

```
-- fonction.vhd

library ieee;
use ieee.std_logic_1164.all;

entity fct is
  port (a, b : in std_logic;
        s : out std_logic);
end fct;

architecture archi_fct of fct is
begin
  s <= '1' when a=b else '0';
end archi_fct;
```

1. Que réalise cette fonction ?

Dans le même projet, on écrit la description VHDL suivante:

```
-- function.vhd

library ieee;
use ieee.std_logic_1164.all;

entity circuit is
  port (e1, e2, e3, e4 : in std_logic;
        s : out std_logic);
end circuit;

architecture archi_circuit of circuit is

signal s1, s2, s3 : std_logic;

component fct
  port (a, b : in std_logic;
        s : out std_logic);
end component;

begin
  cmp1 : fct port map (a=>e1, b=>e2, s=>s1);
  cmp2 : fct port map (a=>e3, b=>e4, s=>s2);
  cmp3 : fct port map (a=>e1, b=>e3, s=>s3);

  s <= s1 and s2 and s3;

end archi_circuit;
```


2. Faites une analyse structurelle du circuit réalisé.
3. Quelle fonction est décrite par ce circuit ?

## Exercice 3 : Additionneur complet 1 bit

Un additionneur complet 1 bit (voir figure ci-dessous) a trois entrées (a, b, et cin la retenue entrante), et deux sorties (le bit de somme s et le bit de retenue sortante cout).



# TD AEV



- 1 – Donner le code VHDL correspondant
- 2 - Réutiliser ce composant pour concevoir un additionneur 4 bits. Donner le code VHDL

## Exercice 4

Soit le code VHDL suivant

```
ENTITY exo4 IS
```

```
PORT
```

```
(
```

```
  a : IN STD_LOGIC;  
  b : IN STD_LOGIC;  
  c : IN STD_LOGIC;  
  d : IN STD_LOGIC;  
  adr : IN STD_LOGIC_VECTOR (1 downto 0);  
  s : OUT STD_LOGIC
```

```
);
```

```
END exo4;
```

```
ARCHITECTURE Archi1exo4 OF exo4 IS
```

```
BEGIN
```

```
  s <= ( a AND NOT adr(1) AND NOT adr(0) )  
    OR ( b AND NOT adr(1) AND  adr(0) )  
    OR ( c AND  adr(1) AND NOT adr(0) )  
    OR ( d AND  adr(1) AND  adr(0) );
```

```
END Archi1exo4;
```

- 1 – Dessiner le circuit
- 2 – Que fait-il?
- 3 – Ecrire l'architecture en utilisant les mots clés :

```
- WITH SELECT  
- WHEN ELSE
```

TD AEV

**FICHE 3 VHDL FSM**

# TD AEV

## FICHE 4 Homade

### Exercice 1 post fixé

1) Transformez les expressions suivantes en notation postfixée et préfixée.

$$T = A + B * (C + D) - E * F$$

2) A, B ... F étant des valeurs hexa codées sur 8 bits, donnez le code binaire homade qui produit le résultat sur la pile avec comme instanciation l'IP 3 pour +, l'IP 4 pour -, l'IP 5 pour \*. La multiplication demande plus d'un cycle.

3) Même question pour cette expression  $(A + B) * (A - B)$  avec IP 6 pour Rotation.

4) Ecrire le code en assembleur

### Exercice 2 Assembleur structuré

Ecrire un programme en binaire et assembleur Homade qui permet de calculer les racines x et y d'un système linéaire à deux inconnus, de la forme suivante :

$$a1 * x + b1 * y = c1$$

$$a2 * x + b2 * y = c2$$

Où x et y sont les inconnus et a1, b1, c1, a2, b2, c2 sont des paramètres données. Par simplification mathématique, on trouve que la valeur de  $y = (a2*c1 - a1*c2) / (a2*b1 - a1*b2)$ , et la valeur de  $x = (c1 - b1*y) / a1$ . Les valeurs seront sur la pile du sommet au fond de pile : a1, b1, c1, a2, b2, c2. En fin de traitement on ne veut que x et y sur la pile dans ce sens sommet, sous sommet..

On peut utiliser les IPs de gestion de pile présentés en cours : rot swap etc...

# TD AEV

## FICHE 5 SIMD

### Exercice 1 Performances

Le programme suivant, composé de 6 instructions, doit être exécuté 64 fois pour évaluer l'expression arithmétique :  $D(I) = A(I) + B(I) \times C(I)$  avec  $I \in [0..63]$

```
Load R1, B(I) /R1 ← Mem (β + I)/
Load R2, C(I) /R2 ← Mem (γ + I)/
Mult R1, R2      /R1 ← (R1) x (R2)/
Load R3, A(I) /R3 ← Mem (α + I)/
Add R3, R1       /R3 ← (R3) + (R1)/
Store D(I), R3 /Mem (δ + I) ← (R3)/
```

R1, R2 et R3 sont des registres du CPU, (R<sub>i</sub>) le contenu du registre R<sub>i</sub>, α, β, γ, δ sont les adresses respectives de A, B, C, D. On suppose que le Load/Store prend 4 cycles, le Add 2 cycles et le Mult 8 cycles.

- 1) Calculez le nombre total de cycles pour exécuter le code sur un processeur SISD.
- 2) On considère une machine SIMD composée de 64 processeurs qui fonctionnent de manière synchrone. Calculez le temps d'exécution du programme sur cette machine.
- 3) quel est le facteur d'accélération de la machine SIMD par rapport à la SISD.
- 4) Même question avec  $I \in [0..127]$
- 5) Même question avec  $I \in [0..31]$
- 6) Même question avec  $I \in [0..99]$

### Exercice 2 Langage machine

On utilise une machine SIMD de 64 Processeurs Élémentaires (PE) à mémoire distribuée. Chaque processeur possède les registres A,B,C,D,I,R. une unité de contrôle (ACU) pilote l'ensemble des PE. Et dispose de ses propres registres INX1, INX2, INX3, INX4, INX5. Les PE sont reliés par un réseau de communication.

On dispose des instructions suivantes

Instruction ACU :

```
MVI INXi, #           move immédiat dans INXi
INC INXi              incrément de INXi : INXi <= INXi + 1
JLT INXi, INXj, Label Branchement conditionnel si INXi < INXj goto Label
                       LT less than GT greater than etc...
```

Instruction SIMD :

```
VLOAD r               Adressage indirect indexé : r <= ( (Di) + (Ii) )
(3cycles)             r ∈ { Ai,Bi,Ci,Ri }
VMOV r1, r2           Transfert registres r1 <= (r2)
(1cycle)              r1,r2 ∈ { Ai,Bi,Ci,Di,Ii,Ri }
VMVI r,#              move immédiat r <= #
(2cycles)             r ∈ { Ai,Bi,Ci,Di,Ii,Ri }
VSTORE r              Adressage indirect indexé : (Di) + (Ii) <= (r)
(3cycles)             r ∈ { Ai,Bi,Ci,Ri }
VADD r1, r2           Addition registres r1 <= (r1) + (r2)
(2cycles)             r1,r2 ∈ { Ai,Bi,Ci,Di,Ii,Ri }
VADDI r,#             Addition immédiat r <= (r) + #
(3cycles)             r ∈ { Ai,Bi,Ci,Di,Ii,Ri }
LCYCLE r              left cyclic Ri-s <= (Ri) avec s = 2d et d = (r)
(3cycles)
```

Soit trois vecteurs A, B, C rangés dans les mémoires locales de chaque PE.

- 1) Dessinez la machine SIMD avec les registres en place.

## TD AEV

Donner les codes assembleur des boucles suivantes en ayant précisé le rangement initial de A, B et C.

- 2) For I = 0 to 63 A(I) = B(I) + C(I)      dimension de A, B et C de 64 éléments
- 3) For I = 0 to 639 A(I) = B(I) + C(I)      dimension de A, B et C de 640 éléments
- 4) Proposez une instruction supplémentaire qui permette de sélectionner certains des 64 PEs.  
Puis  
For I = 0 to 31 A(I) = B(I) + C(I)      dimension de A, B et C de 64 éléments
- 5) For I = 0 to 630 A(I) = B(I) + C(I)      dimension de A, B et C de 640 éléments
- 6) For I = 0 to 63 S = S + A(I)      dimension de A de 64 éléments

Question ouverte....

For I = 0 to 63 For J = 0 to I A(I) = A(I) + B(J)      dimension de A, B de 64 éléments

# TD AEV

## FICHE 6 MIMD

### Exercice 1 Performances

Le programme Fortran suivant est exécuté sur un monoprocesseur. La version parallèle est exécutée sur un multiprocesseur à mémoire partagée.

```
L1:  Do 10 I = 1, 1024
L2:      SUM(I) = 0
L3:      Do 20 J = 1, I
L4: 20    SUM(I) = SUM(I) + J
L5: 10 Continue
```

On suppose que les instructions 2 et 4 prennent chacune 2 cycles machine, y compris CPU et accès mémoire. On ignore le coût causé par le contrôle de la boucle (instructions 1,3 et 5) ainsi que les surcoûts du système lui-même.

- 1) Quel est le temps d'exécution du programme sur le monoprocesseur?
- 2) On partage l'exécution de la boucle sur 32 processeurs de la façon suivante: le processeur 1 exécute les 32 premières itérations, le processeur 2 les itérations 33 à 64 etc... Quel est le temps d'exécution et le facteur d'accélération par rapport au monoprocesseur?
- 3) Comparez avec une distribution cyclique des itérations sur les 32 processeurs.
- 4) Proposer un algorithme qui assure un bon équilibrage de charge sur les 32 processeurs. (Même nombre d'addition sur chaque processeur)
- 5) Quel est le temps d'exécution de l'algorithme bien équilibré? Quel est maintenant le facteur d'accélération?

### Exercice 2 Accélération

On désire calculer en parallèle la somme des quatre éléments du produit de deux matrices A, B 2x2. L'algorithme se compose donc de deux phases: le produit de matrice  $C = A \times B$  puis la somme des quatre éléments de C. Pour réaliser ce programme il faut 8 multiplications et 7 additions.

- 1) Construisez le graphe du programme parallèle.
- 2) Sachant qu'une multiplication prend 101 cycles, une addition 8 cycles et une phase de communication entre processeurs 212 cycles, donnez les temps d'exécution en séquentiel et en parallèle sur 8 processeurs. On pourra à l'aide d'un schéma représenter dans le temps le déroulement du programme. Quel est le speedup obtenu?
- 3) Proposez une mise en œuvre de l'algorithme sur 4 processeurs. Quel est le temps de calcul, le speedup? Analysez les résultats de 2) et 3).
- 4) Sur 2 processeurs ?
- 5) Comment obtenir la somme sur tous les processeurs ?

### Exercice 3 Loi de Amdhal

Un monoprocesseur peut fonctionner en séquentiel ou parallèle. En mode parallèle, les calculs sont exécutés 9 fois plus vite qu'en séquentiel. Un programme de benchmark prend T cycle pour s'exécuter sur ce processeur. Une étude du code a montré que 25% du temps T est attribué au mode parallèle. Pour le reste, le processeur fonctionne en mode séquentiel.

- 1) Calculer le speedup effectif de ce processeur par rapport au même processeur sans mode parallèle. Donner le pourcentage de code qui a été parallélisé.
- 2) En supposant que l'on arrive à doubler le ratio des vitesses par des améliorations hardware, que devient le speedup effectif ?
- 3) En supposant que le même speedup doit être obtenu par une amélioration du compilateur au lieu du hardware. Quel doit être le pourcentage de code que le compilateur doit paralléliser pour obtenir ce speedup avec le même programme ?

# TD AEV

## FICHE 7 Mémoire cache


### Exercice 1 Adressage

On dispose d'une mémoire principale de  $2^{16}$  octets. Le transfert minimal entre la mémoire et le cache est de 8 octets. On utilise un cache direct mapping de 32 lignes.

- 1) Définissez le nombre de champs de l'adresse et la taille de chaque champ.
- 2) Dans quelle ligne se trouvent les mots dont les adresses sont :  
0001000100011011  
1100001100110100  
1101000000011101  
1010101010101010
- 3) Supposez que l'octet dont l'adresse est 0001 1010 0001 1010 soit rangé dans le cache. Quelles sont les autres adresses rangées dans la même ligne ?
- 4) Que range-t-on avec la donnée et pourquoi ?
- 5) Quelle est la taille effective du cache ?

### Exercice 2 Cache d'instruction

Un programme se compose de deux boucles FOR imbriquées, une petite boucle interne et une plus grande externe. La structure générale du programme est la suivante:



Les adresses mémoires décimales données déterminent l'emplacement des deux boucles ainsi que le début et fin du programme. Tous les emplacements mémoire contiennent des instructions devant être exécutées séquentiellement. Le programme s'exécute sur un processeur avec cache mémoire. Le cache est organisé en direct mapping. La mémoire est de 64K mots, le cache est de 1K mots, il est organisé en bloc de 128 mots.

- a) Précisez les différents champs d'une adresse ainsi que leur taille.
- b) En ne tenant compte que de l'accès mémoire pour le chargement d'une instruction, donnez le temps de chargement moyen d'une instruction de ce programme. On pose  $M$  le temps d'accès à la mémoire d'un bloc et  $m$  le temps d'accès au cache d'une instruction

### Exercice 3 Rangement mémoire cache

Un processeur adresse une mémoire de  $2^{32}$  mots. On désire utiliser une mémoire cache de 16 K mots de capacité. Les mots sont de 32 bits. Pour chaque construction donnez le nombre de

## TD AEV

champs de l'adresse et la taille de chacun, puis calculez la taille totale du cache en bits ( TAG + data + ... )

- En direct mapping
- En direct mapping par bloc de 16 mots
- En Full associative
- En set-associative par ensemble de 16 mots
- En set-associative par ensemble de 16 blocs de 8 mots

### Exercice 4 Algorithmes de remplacement

Lors d'une exécution d'un programme, on observe la trace des pages suivantes : P = r1, r2, r3, ..... rk, rk+1, ..... où rk est le numéro de la page qui contient la kième référence du programme.

Exemple

trace	a	b	c	b
défaut	*	*	*	
cache	a	a	c	c
	#	b	b	b

Pour la trace suivante P = abacabdbacd

1) Donner le contenu de la mémoire cache, la présence de défaut de cache pour chaque référence. La mémoire cache contient 2 pages.

- Pour un algorithme de remplacement FIFO
- Pour un algorithme de remplacement LRU
- Est-on loin de l'optimal ?

2) Pour une mémoire cache contenant 3 pages, même question.

3) LRU et FIFO semblent de " bons " algorithmes. L'algorithme MRU Most Recently Used semble intuitivement mauvais. Comparer avec les résultats précédents. Peut-on juger de l'efficacité d'un algorithme sur une seule trace de programme ?

### Exercice 5 Exécution

Soit le programme suivant, qui effectue la normalisation des colonnes d'une matrice X[8][8] : chaque élément de la colonne est divisé par la moyenne des valeurs de cette colonne.

```
float X[8][8], sum, ave;
sum = 0.0;
for (j = 0; j < 8; j++) {
    for (i=0; i<8, i++)
        sum+= X[i][j];
    ave = sum/8;
    for (k=7; k>=0; k--)
        X[k][j] = X[k][j] / ave
}
```

On suppose que l'on a un cache de 128 octets avec des blocs de 16 octets (soit 8 blocs pour le cache). L'adresse de X[0][0] est F000H (sur 16 bits), la matrice est rangée ligne par ligne, puis colonne par colonne. On répondra aux questions pour ces deux rangements.

#### Direct mapping

Définir dans quels blocs du cache va chaque élément de la matrice.

En déduire le nombre de défauts de cache pour l'exécution du programme ?

Quel serait le nombre de défauts de cache en écrivant la seconde boucle interne

```
for (k=0; k<8, k++)
```



# TD AEV

## FICHE 8 Multistage


### Exercice 1 Benes

1. Dessiner les réseaux de Benès à 4, 8 et 16 entrées.
2. Donnez tous les chemins possibles entre l'entrée 1 et la sortie 1 pour un benes 8x8
3. Donnez une configuration sur le 8x8 permettant les connexions simultanées (1,0), (2,2), (4,6) et (7,4)
4. Y-a-t-il une cinquième connexion qui demande un réarrangement ?

### Exercice 2 Batcher

Nous allons nous intéresser aux algorithmes de tri et de fusion parallèles: Algorithmes de Batcher.


La fusion de 2 listes triées X et Y permet d'obtenir une liste résultat triée Z telle que chaque élément  $z_i$  de Z appartienne à X ou Y et que chaque  $x_i$  et  $y_i$  apparaissent exactement une fois dans Z. On dispose d'un comparateur élémentaire 2 entrées et 2 sorties.




- 1) Proposer un réseau qui fusionne 2 listes triées de 2 éléments
- 2) Proposer un réseau qui fusionne 2 listes triées de 4 éléments
- 3) Proposer un réseau qui trie 1 liste non triée de 8 éléments
- 4) Proposer une méthode de construction itérative pour un réseau triant des listes de  $2^n$  éléments. Quel est le nombre de comparateur total et le nombre de comparateur à traverser pour un des éléments de la liste Z.
- 5.

### Exercice 3 Crossbar

On dispose d'un commutateur 2 entrées, 2 sorties. Dans l'état de commande 0 ( resp 1) les lignes sont reliées directement ( resp en se croisant).



Etat 0




Etat 1

L'exercice consiste à réaliser un crossbar à partir de ce commutateur élémentaire.

- 1) Construisez un crossbar 2x3 avec 6 commutateurs, en utilisant les commutateurs comme connecteurs.

# TD AEV

2) Construisez un crossbar  $N \times P$  et précisez les commandes de chaque commutateur  $ij$  pour établir une liaison entre une entrée  $p$  et une sortie  $m$



# TD AEV

## FICHE 9 Routage

### Exercice 1 All to all

L'ensemble de l'exercice concerne les communications entre processeurs, plus particulièrement la communication en échange total sur une machine de  $P$  processeurs: chaque processeur doit communiquer son propre message à tous les autres (chacun se retrouve avec  $P$  messages).

Nous considérons ici que tous les processeurs exécutent le même algorithme mode SPMD. On pourra définir l'algorithme en un seul processeur.

#### Partie 1

On considère des réseaux de communications statiques où les communications se font par envoi de messages (procédure envoyer et recevoir) sur des liens. Un seul message à un instant donné peut circuler dans chaque sens sur un lien bidirectionnel reliant deux processeurs. La procédure envoyer n'est pas bloquante alors que recevoir est bloquante. Cela veut dire que recevoir ne sera terminée que lors de la réception du message le premier arrivé sur le lien.

1) Proposer un algorithme d'échange total sur un réseau en anneau qui fait circuler les messages toujours dans le même sens .

On dispose des procédures envoyer à droite et recevoir de gauche. Combien de phases de communication sont nécessaires?

2) Proposer un algorithme d'échange total sur une grille 2D torique ( $P = p^2$  processeurs). On dispose des procédures envoyer au Nord Sud Est et Ouest (idem pour recevoir). Combien de phases de communication sont nécessaires?

3) Proposer un algorithme d'échange total sur un hypercube de dimension 3, puis de dimension  $N$ . Combien de phases de communication sont nécessaires?

#### Partie 2

On considère un réseau de communication dynamique non bloquant. A chaque phase de communication un processeur peut établir une communication avec un autre processeur si les deux sont libres. On dispose d'une procédure de synchronisation qui en plus permet d'établir la permutation centralisée du réseau :  $\text{permut}(\{i,j,k,\dots,l,m,n\})$  ou  $\{i,j,k,\dots,l,m,n\}$  est une permutation de  $\{1,2,3,\dots,N\}$ , la même permutation doit être exécutée sur tous les processeurs pour être valide.

1) Proposez un algorithme SPMD d'échange total où chaque processeur envoie successivement son message aux autres processeurs. Donnez le nombre de phases de communication. Explicitez cette solution pour 8 processeurs.

2) Proposez une solution SPMD où chaque processeur envoie son message à un seul processeur. Celui-ci transmet ensuite le message vers un autre processeur etc... jusqu'à l'échange total. Donnez le nombre de phases de communication. Explicitez cette solution pour 8 processeurs.

# TD AEV

## FICHE 10 Pipeline

### Exercice 1 exécution pipeline

Un micro processeur pipe-line possède 5 étages : (IF) Instruction Fetch, (ID) Instruction Decode, (OF) Operand Fetch, (OE) Operation Execute, (OS) Operand Store. Le tableau suivant représente les unités utilisées pour certaines instructions.

Instruction	T(IF)	T(ID)	T(OF)	T(OE)	T(OS)
Load mem/reg	1	1	1	0	0
Load reg/reg	1	1	0	1	0
Store reg/mem	1	1	0	0	1
Add reg/reg	1	1	0	1	0

Calculer le temps d'exécution des programmes suivants.


1)  
MOV AX ,[100] ;copie mémoire 100 sur registre AX  
MOV BX ,[200]  
MOV CX ,[300]  
MOV DX ,[400]

2)  
MOV AX ,[100]  
MOV BX ,[200]  
ADD AX , BX  
MOV [200] ,AX ;copie AX vers mémoire 200  
MOV BX, [200]

### Exercice 2 Machine systolique

Ce problème concerne le produit de matrice/vecteur puis matrice/matrice

1) On dispose d'une ligne de processeurs. Chacun dispose de sa propre mémoire locale, de son propre programme, de liens de communications avec deux voisins. Chaque processeur possède deux liens en entrée. Ils sont connectés de la façon suivante.




On veut réaliser le produit  $Y_i = \sum_{j=1,n} A_{ij} X_j$ . Les éléments du vecteur  $X$  sont envoyés successivement en entrée du premier processeur. Les éléments de la première ligne sont envoyés successivement sur le premier processeur, la seconde ligne sur le second etc. Tous les processeurs effectuent le même algorithme:

- recevoir des données de la gauche, du haut
- calculer
- envoyer des données vers la droite

Le résultat  $Y$  du produit mat/vect sera réparti sur les différents processeurs. L'idée générale de l'algorithme consiste à se faire rencontrer le couple  $(X_j, A_{ij})$  en même temps sur le proc  $i$ .

# TD AEV

a) Définissez le flux d'entrée de chaque processeur (les  $A_{ij}$ ) en tenant compte des décalages dans le temps. Pour un produit de dimension 4, dessinez les flux de données entre les différentes étapes de calcul. Ex  signifie envoyer rien puis c puis rien puis b puis a.


b) Ecrire l'algorithme pour un processeur. Quel est le temps d'exécution total?

2) On veut maintenant calculer un produit matrice/matrice. On dispose pour cela d'une grille 2 dimensions.

Les colonnes de B sont envoyées depuis la gauche, les lignes de A sont envoyées depuis le haut. Là encore il s'agit de réunir les couples  $(A_{ik}, B_{kj})$  sur le processeur  $P_{ij}$ .

a) Précisez les flux d'entrée en haut et à gauche de la grille de processeurs en tenant compte des décalages.

b) Ecrire l'algorithme d'un processeur. Donnez le temps total de calcul du produit de matrices.



3) A partir du même algorithme, on veut définir un algorithme de produit de matrices sur la MasPar. On utilise le réseau de voisinage Nord, Sud, Est, Ouest qui est torique. Les deux matrices A et B sont ici rangées sur les processeurs.

a) Donnez pour une MasPar de 4x4 PE la répartition initiale de  $A_{ij}$  et  $B_{ij}$  sur les processeurs  $P_{i'j'}$  pour un produit de matrices 4x4. (sur un dessin)

Pour une topologie de  $N \times N$  processeurs et une multiplication de deux matrices  $N \times N$  calculez le nombre de phases de communication et de phases de calcul.

### Exercice 3 Pipeline et mémoire entrelacée

Ce problème consiste à distribuer une structure de données sur une machine pipe-line vectorielle à mémoire entrelacée. Soit Mat une matrice 8x8.

La mémoire entrelacée est composée de huit bancs indépendants (accès en parallèle). Chaque banc a un temps de lecture de d cycles processeur.

1) Proposer un rangement de la matrice en mémoire permettant un accès efficace par ligne puis par colonne. Donner les temps d'accès à une ligne puis une colonne pour les deux rangements proposés.

## TD AEV

- 2) Proposer un rangement unique permettant le même temps d'accès (le meilleur) pour une ligne et une colonne. Quel est le temps d'accès à la diagonale?
- 3) Que se passe-t-il si l'on prend 9 bancs au lieu de 8? Préciser les avantages et inconvénients.

# TD AEV

## FICHE 11 Multi-scalaires et dépendances

### Exercice 1 Exécution

A partir d'un programme en assembleur, on veut exploiter le maximum de parallélisme sur un puis deux processeurs RISC. On suppose qu'il n'y a pas de conflits d'accès aux ressources communes et que le processeur est multi-unités fonctionnelles. Par simplification le processeur n'est pas pipeline et toutes les instructions s'exécutent en 1 cycle machine.

Le programme est le suivant:

```
1   Load  R1 , A           /R1 <- Mem(A) /
2   Load  R2, B
3   Mul   R3, R1, R2       /R3 <- (R1) * (R2) /
4   Load  R4, D
5   Mul   R5, R1, R4
6   Add   R6, R3, R5
7   Store X, R6           /Mem(X) <- (R6) /
8   Load  R7, C
9   Mul   R8, R7, R4
10  Load  R9, E
11  Add   R10, R8, R9
12  Store Y, R10
13  Add   R11, R6, R10
14  Store U, R11
15  Sub   R12, R6, R10
16  Store V, R12
```

1) Dessinez un graphe qui représente les dépendances de données entre les 16 instructions (les arcs du graphe représentent la réutilisation par une instruction d'un résultat produit par une autre instruction).

2) On considère que le processeur est 3-issues, il peut donc à chaque cycle exécuter 3 instructions: une instruction d'accès mémoire, une instruction Add/Sub et une instruction Mul. Construisez la liste des triplets d'instructions qui seront exécutées à chaque cycle sur ce processeur pour ce programme.

3) On utilise maintenant 2 processeurs de ce même type avec une mémoire partagée. Proposez un partitionnement du programme en deux parties équilibrées, U et V seront produits sur des processeurs différents. Vous pourrez insérer des instructions load/store pour assurer les communications entre les deux processeurs. Redessinez les deux graphes correspondants (avec 2 couleurs différentes svp). Précisez le déroulement de la liste des triplets d'instructions sur chaque processeur. Quel est le gain obtenu par cette parallélisation?

### Exercice 2 Dépendances

Donner la liste de toutes les dépendances dans les morceaux de code suivants:

```
a)
sub r1,r3,r2           | r2 <- r1 - r3
and r2,r5,r12          | r12 <- r2 and r5
or r6,r2,r13           | r13 <- r6 or r2
add r2,r2,r14          | r14 <- r2 + r2
move r2,r15           | r15 <- r2
```

# TD AEV

b)


```
sub r1,r3,r2      | r2 <- r1 - r3
and r2,r5,r4      | r4 <- r2 and r5
or r2,r4,r4       | r4 <- r2 or r4
add r4,r2,r9      | r9 <- r4 + r2
```

c)

```
add r4,r5,r2      | r2 <- r4 + r5
add r2,r5,r4      | r4 <- r2 + r5
load 100(r2),r5   | r5 <- M[r2+100]
add r4,r2,r3      | r3 <- r4 + r2
```

## Exercice 3 Superscalaire

Soit le processeur super-scalaire suivant :



Ce processeur est composé de deux pipe-lines de 3 étages : Fetch (F1, F2 1 cycle), Decode (D1, D2 1 cycle), Exécute (multiplieur de 3 cycles M1,M2,M3, Addition de 2 cycles A1, A2, unité logique G et Load/Store LS de 1 cycle), ces unités fonctionnelles ne sont pas pipe-linées elles-même. Chaque pipe-line possède sa propre unité de fetch et de decode, par contre les 4 unités fonctionnelles sont partagées dynamiquement entre les deux pipe-lines si elles sont libres. Les registres Destination sont mis à jour à la fin de l'étage d'exécution (attention aux dépendances !!). Le Fetch et le Decode sont toujours exécutés dans l'ordre d'écriture du programme. Ces deux étages sont synchronisés pour les deux pipelines et avancent nécessairement en même temps.

On utilise le programme suivant : R1, R2 etc sont des registres du processeur, A, B etc sont des adresses mémoire. (Format à 2 adresses : OP SRC/DEST, SRC)

- 1) Load R1, A
- 2) Add R2, R1
- 3) Add R3, R4
- 4) Mul R4, R5
- 5) Comp R6 /complément de R6 sur unité logique/
- 6) Mul R6, R7

- 1) Quelles sont les dépendances dans ce programme?
- 2) On applique un déclenchement de l'exécution dans l'ordre ( ne pas déclencher i avant i+1). En respectant les dépendances et l'accès aux ressources du processeur, décrire le déroulement du programme top après top. On pourra utiliser une table telle que celle



# TD AEV

présentée en cours, en voici les deux premières lignes...

F1	F2	D1	D2	M	A	LS	G
1	2						
3	4	1	2				

- 3) Même question mais en autorisant une exécution dans le désordre.
- 4) On voudrait en plus autoriser un déclenchement des instructions dans le désordre, que faut-il ajouter au processeur ? Décrire le déroulement dans ce cas.
- 5) Pour les trois solutions proposées, peut-on réorganiser le code à la compilation de façon à gagner des cycles à l'exécution ?

# TD AEV

## FICHE 12 Pipeline et chainage

### Exercice 1 Table de réservation

La mise en œuvre d'un calcul sur un pipe-line demande plusieurs ressources successives, chacune correspondant à un étage du pipe-line. Plusieurs étages d'un même pipe-line peuvent demander la même ressource et donc entraîner des **collisions** lors de l'exécution.

Pour éviter ces collisions, on utilise les tables de réservation. Elles permettent de représenter l'état d'occupation des ressources matérielles en fonction des périodes d'horloge. Par exemple pour un additionneur flottant, le premier étage correspond au décalage des mantisses et à la comparaison des exposants (*Dénorm*), le second est l'addition des mantisses décalées (*ALU*), le troisième la normalisation des résultats (*Norm*). La table de réservation comporte trois colonnes.

Norm			■
ALU		■	
Dénorm	■		
	1	2	3

Pour la multiplication, il faut additionner les exposants, multiplier les mantisses ce qui prend 3 cycles (en même temps que l'addition) puis normaliser le résultat.

Norm				■
Mult	■	■	■	
ALU	■			
	1	2	3	4

A l'évidence, on peut déclencher une addition à chaque cycle, par contre on ne peut déclencher une multiplication que tous les trois périodes d'horloge.

#### Question 1 :

On désire réaliser un pipe-line qui effectue une multiplication et une addition en série (quand la multiplication est terminée) de type  $a * x + y$ . Donnez la table de réservation. Combien de cycles d'attente sont nécessaires entre deux déclenchements (on appelle ce nombre la latence du pipe-line)?

Proposez une autre construction de pipe-line où l'on anticipe le calcul de l'addition (en parallèle avec la multiplication). Que deviennent la table de réservation et la latence ? Comment utiliser ce pipe-line pour calculer  $a * X + Y$  ou  $X$  et  $Y$  sont des vecteurs de  $n$  éléments ?


Pour automatiser le déclenchement de nouveaux calculs dans le pipe-line, on utilise le vecteur de collision. Le vecteur de collision associé à un pipe-line est un vecteur binaire dont la  $i^{\text{ième}}$  composante indique s'il y a un conflit en cas de lancement après  $i$  cycles. Le bit correspondant vaut 1 en cas de conflit et 0 sinon. Dans le cas de la multiplication, le vecteur de collision est 110 ( $C_1, C_2, C_3$ ), il faut 3 cycles pour éviter les collisions sur mult.

# TD AEV

## Question 2 :

On dispose d'un registre d'état à décalage. Celui-ci doit permettre à chaque top de connaître directement s'il est possible ou non de déclencher un nouveau calcul. Précisez la valeur d'initialisation de ce vecteur d'état lors du lancement du premier calcul, la transformation de ce vecteur à chaque top d'horloge, et la mise à jour de ce vecteur lors du lancement d'un nouveau calcul. Donnez sous forme d'algorithme, le fonctionnement de notre déclencheur de calcul. Décrivez le début de l'algorithme avec le vecteur de collision 1001011 en essayant de lancer un calcul dès que possible.

La stratégie que nous avons pour l'instant adoptée est dite gloutonne, c'est à dire qu'une requête est exécutée dès que possible. Ce n'est pas toujours la meilleure. A partir de l'exemple précédent, vecteur de collision 1001011, on peut construire le diagramme de tous les états possibles si l'on commence une nouvelle opération à tous les instants possibles. Pour notre exemple, on peut lancer un nouveau calcul soit à l'instant 2, soit à l'instant 3, soit à l'instant 5. Puis pour chaque vecteur d'état obtenu, on peut réessayer tous les déclenchements possibles. On obtient ainsi un graphe où les sommets sont les vecteurs d'état et les arcs les transitions étiquetées par les délais.



## Question 3 :

Dessinez le graphe complet pour le vecteur de collision 1001011. Identifiez tous les cycles de ce graphe et montrez que l'un d'entre eux permet d'obtenir le meilleur rendement (nombre de calcul / nombre de top d'horloge). Précisez la technique de calcul du meilleur cycle pour un graphe quelconque.

Dans certain cas, lorsque les dépendances entre les étages du pipe-line le permettent, la restructuration de la table de réservation permet d'améliorer le débit du pipe-line. Considérons la table de réservation suivante.

1	2	3	4	5	6

## Question 4 :

## TD AEV

Dessinez le graphe des états et donnez le débit maximum de ce pipe-line. Si l'on suppose qu'il n'y a pas de dépendance entre les gris clair et les gris foncé, proposez une transformation de la table de réservation qui permette d'augmenter le débit maximum. Vérifiez par le nouveau graphe obtenu, la valeur du débit maximum.

Les résultats de cet exercice sont publiés dans le livre de M. Cosnard et D. Trystram " Algorithmes et architectures parallèles " chapitre VI.2 InterEditions.

### Exercice 2 Dépendances

On dispose d'une machine vectorielle disposant d'une mémoire entrelacée à accès pipeliné. Sur chaque unité fonctionnelle de type load : on envoie une adresse à la fois vers la mémoire et on récupère pendant le même cycle une autre donnée de la mémoire que l'on range dans le registre vectoriel destination.

Pour les unités fonctionnelles de type store : on envoie un couple (adresse, donnée) à la fois vers la mémoire à partir d'une donnée extraite du registre vectoriel source.

Le temps d'accès à la mémoire est de 4 cycles pour les lectures et écritures. On considère que la mémoire ne produit jamais de conflit d'accès (pas d'accès à un banc mémoire déjà occupé). Les instructions manipulent des vecteurs de 4 éléments.

Le processeur peut déclencher une nouvelle instruction à chaque cycle en respectant l'ordre du programme, les dépendances entre les instructions et la disponibilité des unités fonctionnelles. Les pipelines Add et Mul sont de 4 étages, ils sont connectés à tous les registres vectoriels sans avoir à se partager le chemin de données entre registres et pipelines. Ils produisent un résultat par cycle.

Format des instructions et programme test :

(Opération, source 1, [source 2,] destination),

A,B, C et D sont des vecteurs contenant les 4 adresses mémoires,

V1, V2, V3, V4, V5, V6, V7 sont des registres vectoriels de 4 éléments.

```
t0 : Vload A, V1
t1 : Vload B, V2
t2 : Vmul V1, 3, V3
t3 : Vadd V2, 4, V4
t4 : Vmul V3, V4, V2
t5 : Vload C, V1
t6 : Vadd V2, V1, V3
t7 : Vstore V3, D
```

- 1) Définir toutes les dépendances entre les instructions.
- 2) Renommer les registres en utilisant V5,V6 etc afin de ne garder que les dépendances de flot.

La figure représente un exemple d'architecture avec 2 unités fonctionnelles Load/store, une unité pipelinée de Add et une de Mul.